Broadcom veröffentlicht mehrdimensionales Stapel-Chip-Platform, Führungskräfte kündigen an, dass in den nächsten zwei Jahren 1 Million Stück verkauft werden können

Ein leitender Angestellter des US-Halbleiterunternehmens Broadcom erklärte, basierend auf der neuesten gestapelten Chip-Design-Technologie, dass das Unternehmen bis 2027 mindestens eine Million Chips verkaufen wird.

Der Vice President für Produktmarketing bei Broadcom, Harish Bharadwaj, sagte gegenüber den Medien, dass die Verkaufszahlen bei Chips, die auf einer eigens entwickelten Technologie basieren: Zwei Chips werden übereinander gestapelt, um unterschiedliche Siliziumscheiben eng zu verbinden und so die Datenübertragungsgeschwindigkeit zwischen den Chips deutlich zu erhöhen.

Früher am Tag kündigte Broadcom an, dass es mit dem Versand des ersten 2-Nanometer-angepassten Compute-SoC auf Basis seiner 3.5D eXtreme Dimension System in Package (XDSiP) Plattform begonnen hat.

Als eine bewährte modulare, mehrschichtige Chip-Stacking-Plattform kombiniert 3.5D XDSiP die 2.5D-Technologie mit der Face-to-Face (F2F) Technologie der 3D-IC-Integration. Broadcom erklärte, dass 3.5D XDSiP die Grundlage für die nächste Generation der XPU bildet.

Bharadwaj sagte, dass diese gestapelte Architektur den Kunden helfen könne, leistungsstärkere und energieeffizientere Chips zu entwickeln, um den wachsenden Rechenanforderungen der KI-Software gerecht zu werden. „Derzeit nutzen fast alle unsere Kunden diese Technologie.“

Laut Berichten hat Broadcom etwa fünf Jahre damit verbracht, die Grundlagen zu legen und verschiedene Lösungen wiederholt zu testen, um die Kommerzialisierung letztlich zu realisieren. Die Ingenieure arbeiten derzeit an fortschrittlicheren Designs, mit dem Ziel, eine gestapelte Struktur mit bis zu acht Schichten und zwei Chips pro Schicht zu entwickeln.

Broadcom entwirft in der Regel keine vollständigen KI-Chips eigenständig, sondern arbeitet mit Kunden zusammen: Broadcom-Ingenieure wandeln frühe Designs in fertigungstaugliche physische Layouts um, die dann von Herstellern wie TSMC produziert werden.

Unternehmen können je nach Bedarf flexibel verschiedene Fertigungstechnologien von TSMC mit Broadcoms Stapeltechnologie kombinieren, wobei die zwei Chips im Herstellungsprozess direkt miteinander verschmelzen.

Derzeit hat der erste Kunde, Fujitsu, mit der Herstellung von Prototypen begonnen, um das Design zu testen, und plant, diese gestapelten Chips noch in diesem Jahr in Serie zu produzieren.

Fujitsu nutzt diese neue Technologie, um einen Rechenzentrum-Chip zu entwickeln. Dieser Chip wird von TSMC mit der fortschrittlichsten 2-Nanometer-Technologie gefertigt und mit einem 5-Nanometer-Chip zu einem Package verbunden.

Broadcom hat derzeit mehrere gestapelte Designs in Entwicklung und plant, im zweiten Halbjahr weitere zwei Produkte auf den Markt zu bringen sowie bis 2027 drei weitere Musterproben anzubieten.

Durch die Zusammenarbeit mit Unternehmen wie Google, die maßgeschneiderte Lösungen anbieten, verzeichnet Broadcoms Chip-Geschäft ein deutliches Wachstum. Das Unternehmen erwartet, dass die Einnahmen aus KI-Chips im ersten Quartal dieses Geschäftsjahres im Vergleich zum Vorjahr auf 8,2 Milliarden US-Dollar verdoppelt werden.