MediaTek recrute Yü Zhenhua, le « pilote » de CoWoS chez TSMC : déclaration sans lien avec l’EMIB d’Intel, choix de TSMC

MediaTek le 2 mai a annoncé l’arrivée de Yu Zhenhua, ancien vice-président du développement chez TSMC, en tant que conseiller non permanent. Ses missions se concentrent sur l’exploration et la planification de trajectoires de technologies avancées d’assemblage (advanced packaging), ainsi que sur l’approfondissement de la coopération avec les produits d’assemblage avancés de TSMC. MediaTek a aussi déclaré simultanément que cette démarche « n’a rien à voir avec l’Intel EMIB », liant publiquement sa trajectoire d’assemblage avancé à TSMC. Yu Zhenhua est le principal artisan de CoWoS chez TSMC, avec 31 ans d’ancienneté, et le dernier « vétéran » retraité parmi les « six chevaliers » du développement.

5/2 : la déclaration fixe le ton : MediaTek coupe clairement avec l’Intel EMIB et choisit TSMC

Le marché a d’abord évoqué la possibilité que MediaTek suive la piste d’emballage Intel EMIB-T faisant l’objet d’une évaluation du Google TPU v9, mais dans l’annonce du 5/2, MediaTek affirme clairement : « Cette affaire n’a rien à voir avec l’Intel EMIB. L’entreprise investit dans plusieurs options de technologies d’assemblage avancées et collaborera étroitement avec ses partenaires sur diverses voies d’assemblage afin d’offrir aux clients la meilleure solution. » En pratique, cette prise de position revient à choisir ouvertement son camp dans la rivalité entre CoWoS de TSMC et l’EMIB d’Intel, et fait écho aux spéculations du marché plus tôt sur le fait que les fabricants d’ASIC pourraient se tourner vers l’Intel EMIB.

L’engagement du principal artisan de CoWoS, Yu Zhenhua, est interprété par le public comme deux signaux : d’une part, MediaTek construit ses propres compétences en assemblage avancé et ne dépend plus totalement d’un approvisionnement à sens unique de TSMC ; d’autre part, en s’attachant davantage à TSMC, l’entreprise gagne une priorité en capacité de production CoWoS grâce à une implantation de ressources humaines. Free Finance cite des informations du secteur selon lesquelles, par le passé, TSMC pensait que « les clients ne partiraient pas », mais que des discussions de transfert concernant le TPU v9 ont bien émergé ; TSMC doit alors adopter une posture plus proactive pour retenir ses clients clés.

Qui est Yu Zhenhua : artisan de CoWoS, 1 500 brevets américains, l’un des « six chevaliers » du développement de TSMC

Yu Zhenhua, né en 1955, titulaire d’une licence en physique de l’Université nationale Tsing Hua, et d’un doctorat en génie des matériaux de l’Institut de technologie de Georgia (États-Unis), a rejoint le département R&D de TSMC en 1994. Au cours de ses 31 années de carrière, il a accumulé plus de 1 500 brevets américains, a reçu à quatre reprises le « Prix Dr. TSMC (Zhang Zhongmou) », et a été élu membre de l’Académie Sinica. Il s’agit du dernier « vétéran » retraité parmi les « six chevaliers » du développement chez TSMC ; le 8 juillet 2025, il a quitté ses fonctions de vice-président, remplacé par Xu Guojin.

La contribution la plus cruciale de Yu Zhenhua aux assemblages avancés est la direction et la propulsion du développement de la technologie CoWoS. Il a lui-même déjà déclaré : « Sans la technologie d’assemblage CoWoS, l’IA générative serait difficile à faire émerger. » Cette technologie est devenue le goulot d’étranglement central de la production en série des puces d’IA : les analystes du secteur des semi-conducteurs estiment généralement que l’assemblage avancé est le goulot d’étranglement le plus durable de l’industrie de l’IA pour les trois prochaines années. Avec un objectif de 115 000 puces par mois fin 2026 pour la capacité CoWoS de TSMC, la demande devrait encore dépasser l’offre.

Motivation : MediaTek développe fortement son activité ASIC, et l’important contrat de Google est déjà signé

Le moment du recrutement de Yu Zhenhua chez MediaTek est directement lié à la montée en puissance de son activité ASIC pour les centres de données. MediaTek a confirmé le 27 avril qu’elle avait décroché le contrat de la 8e génération de TPU de Google (TPU 8t), avec l’adoption du procédé N3P de TSMC et de l’assemblage avancé CoWoS-S. Les revenus devraient commencer à contribuer à partir du T4 2026. Les analystes estiment que les revenus ASIC de MediaTek pour les centres de données dépasseront 1 milliard de dollars en 2026, viseront plusieurs milliards de dollars en 2027, et que la part de marché ASIC sera mise sous pression avec un objectif de 15%.

Lors de l’assemblée des résultats (law meeting) de MediaTek, l’entreprise a dévoilé des investissements synchrones dans deux solutions d’assemblage avancées, avec la conviction d’assurer une livraison à haut taux de rendement. Dans le passage de l’activité ASIC du statut de « thème » à celui de « contribution réelle aux revenus », le niveau de maîtrise technique des trajectoires d’assemblage influence directement le risque de livraison et l’espace de marge brute. MediaTek souligne que Yu Zhenhua « guidera l’entreprise pour approfondir la R&D et les investissements liés aux produits d’assemblage avancés de TSMC », ce qui signifie internaliser le pouvoir de négociation et la compréhension technique côté assemblage, plutôt que de simplement confier la tâche aux sous-traitants. Le prochain point d’observation sera de savoir si MediaTek, le 7 mai, divulguera plus en détail lors d’une future assemblée des résultats ou d’activités sectorielles, la feuille de route pour l’ASIC et l’assemblage, ainsi que la décision finale concernant l’assemblage du Google TPU v9 (objectif de production en série en 2027).

Cet article « MediaTek recrute Yu Zhenhua, artisan CoWoS de TSMC : déclaration sans lien avec l’Intel EMIB, choix de TSMC » apparaît en premier sur 鏈新聞 ABMedia.